CS/OS (1) 썸네일형 리스트형 CPU Pipelining 간단 정리 Stage: Instruction Fetch -> Instruction Decode -> Execution -> Memory Access -> Write BackCPU 단일 코어에서 여러개의 Stage를 실행하는 것을 Pipelining이라 함 Data Hazard, Control Hazard에 의해 실행 중이던 stage를 폐기해야하는 경우가 발생 Control Hazard는 연속된 Stage를 실행할 수 없는 경우를 만나는 상황쉬운 예시로, "if 문에 의해 program counter의 jump가 발생"Data Hazrad로는 Stage 간의 데이터 종속성이 있는 경우쉬운 예시로는, x = x + 1; y = x; 이를 위해서 파이프라인 최적화 기법들을 사용함1. 데이터 종속성 최소화 (Data H.. 이전 1 다음